(19) 日本国特許庁 (JP)

① 特許出願公開

⑫公開特許公報(A)

昭58—137344

€llnt. Cl. ³	識別記号	庁内整理番号	•	❸公開 昭	和58年(19	8 (88	月1	5日
H 04 L 1/00		6651—5K						
// H 04 B 1/74		7015-5K		発明の数	1			
7/00		7251—5K		審査請求	未請求			
17/00		7230—5 K						
H 04 J 3/14		8226-5K				(全	3	頁)

図ルート識別信号発生回路

東京都港区芝五丁目33番1号目

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 井ノ口壽

20特

願 昭57-20367

22出

願 昭57(1982)2月9日

⑫発 明 者 森本秀明

1.発明の名称

ルート識別信号発生回路

2. 特許請求の範囲

デイジタル符号変換での付加ピットであるル ート職別信号を発生させるための選択スイッチ と、前記選択スイッチで選択したルート線別信 号を2週コードに変換する論理ゲートから構成 したルート機別信号発生回路。

8.発明の詳細な説明

本発明はデイジタル符号変換をする際のルー ト歳別に必要なルート歳別は号発生回路に関す

デイジタル無線回線において希望波の送信出 力が断のとき他ルートからの廻り込みがあつて も受信仰で四線切替警報を出すようにルート歳 別ピットを挿入している。従来、ルート識別ピ ツトはフレーム同期用ピットを使用してむり、 とのフレーム同期用ビットではルート識別ビッ

トの挿入位置が決められているため容易化ルー ト歳別の数を増すのは困難とたる欠点があつた。

第1回はとのようなルーム同期用ピット発生 回路の一例を、第2図はその出力値を示す。シ フトレジスタる 。4 、5 ,6 にクロックパルダ が入るとその情報は1ピットづつシフトされる。 排作的論理和部 2 では最終段とその一段前のレ ジスタ出力情報の2進和がとられ、さらに、そ の出力とワード検出回路7出力の2進和が辨他 的論理和部1でとられて初段のレジスメ化フィ ードバックされる。ワード検出回路ではシフト レジスタの周期が9ピット周期なるようにする ものである。

とこでシフトレジスタ出力値のうちんのところ がフレーム阿期用ピットとされている。

第3回はDATA 来列が3列の場合のデイジタ ル符号変換フレームフォーマットの一例を示す 図である。例えば国の場合 DATA 1 系列にフレ ーム同期用ピットを挿入しDATA3系列にルー ト識別ピットを削りあてると第2図の周期1.

Dの値を挿入できるが、そのピットはA出力を 使用すると0.1,1、B出力を使用すると0. 0.1、C出力を使用すると0.1.1、D出力 を使用すると1.0.1、さらにそれぞれの反転 を使用するとA出力の場合1,0,0、B出力の 場合1,1.0、C出力の場合1,8,0、D出力 の場合の,1,0となる。A出力とC出力は同じ であるためルート酸別は6通りとなる。また周 期2,5,8のところを使用するとルート識別 は4通りしか構成できず、周期3.6,9を使 用してもも通りしかルート線別を構成できない。 またルート躁別をも通りまで作りたいとすると 第3回(I)のようにDATA3系列の全てを使用し **たければならないことになる。このように同期** 用ピットを用いると無線付加ピットに占めるル ート歳別ピットの割合が多くなり最近要求され るディジタル制御線パリディチエックピットの 権入が制限される欠点があつた。特にデイジタ ル制御線については伝送容量が渡少するため好

状できるようになつている。論理ゲート8,9.10の入力はDCバイアスにブルアップ抵抗12を介して接続されており、さらに選択スイッチ11の出力にも接続されている。選択スイッチ11とは湧択スイッチ11によつて選択されているルートに対応して論理ゲート8,9,10の(a)、(f)、(r) 出力にその2 地コードが出力されるように接続されている。

第 5 図 はルート 識別通択スイッチとルート 識別 信号 (α) $_{1}(\beta)$ $_{1}(r)$ の関係を示す図である。今、 例えば週积スイッチ $_{1}$ 1 を図の位置にセットする と論理ゲート $_{1}$ 8 $_{2}$ 9 $_{3}$ 10 の入力はすべてハイレ ベルとなり、出力は $_{2}$ 0 $_{3}$ 0 $_{4}$ 0 $_{5}$ 10 の入力はすべてハイレ となる。また図の位置にセットすると論理ゲート $_{3}$ 8 の入力の $_{4}$ 1 つがローレベルとなり、論理ゲート 入力は全てハイレベルであるため出力は $_{4}$ 1 $_{4}$ 2 $_{5}$ 3 $_{5}$ 4 $_{5}$ 5 $_{5}$ 6 $_{5}$ 7 $_{5}$ 7 $_{5}$ 7 $_{5}$ 8 $_{5}$ 9 $_{5}$ 7 $_{5}$ 7 $_{5}$ 8 $_{5}$ 9 $_{5}$ 9 $_{5}$ 7 $_{5}$ 8 $_{5}$ 9 $_{5}$ 9 $_{5}$ 7 $_{5}$ 8 $_{5}$ 9 $_{5}$ 9 $_{5}$ 7 $_{5}$ 8 $_{5}$ 9 $_{5}$

以上、本実施例では8通りのルート識別情報

ましくなかつた。

本発明は、以上の考察にもとづいてなしたもので、その目的はルート歳別ピット 挿入位置が どこの位置であつても容易に挿入できまたその 種類も容易に増すととができる簡単なルート歳 別信号発生回路を提供するととにある。

前記目的を達成するために本発明化よるルート機別信号発生回路はデイジタル符号変換での付加ピットであるルート機別信号を発生させるための選択スイッチと、前記ルート機別選択スイッチで選択したルート機別信号を2進コードに変換する論理ゲートとから構成してある。

前配構成によればデータ系列上、ルート機別 ピット挿入位置を適宜設定でき、またそのルート教も容易に増加させるととができ、本発明の 目的を完全に達成するととができる。

以下、図面を参照して本発明をさらに詳しく 説明する。第4図は本発明によるルート議別信 号発生回路の一実施例を示す回路図である。ル ート議別選択スインチ11 は8通りのルートを選

を得る場合の例について脱明したが、これを16 通りのルート 識別情報を得る回路にするには第 4 図の論理ゲートを1 つ追加し、選択スイッチ 6 16 通り選択できるものを使用すればよい。 このようにルートを増加させても、増加するピットは1 つで、合計で無総付加ビットに占めるルート 職別信号は高々 4 個であり、他の付加ビットの占有率にほとんど影響を与えることはない。また第 3 図 値)、(N)に示すように任意の位置にルート識別ピットを削りあてることが可能であるのでフレームフォーマット構成が容易となる。

以上、詳しく説明したように本発明によるルート機別信号発生回路によれば無線付加ビット に占めるルート機別ビットの割合を大きくする ととなくルート機別の数を増やすことができる ためデイジタル符号変換のフレームフォーマットを構成する際にデイジタル制御線、無線回線 監視用のパリティチェックビット等の無線付加 ビットに多く削りふることができる効果がある。

4.図面の簡単左説明

第1 関はフレーム同期ピット発生回路を示す プロック図、第2 図は第1 図のシフトレジスタ 出力情報を示す図、第3 図はフレーム変換フォ ーマットの例を示す図、第4 図は本発明による ルート識別信号発生回路の一実施例を示すプロ ック図、第5 図はルート識別の選択位置とその 情報の対応を示す図である。

1,2…排他的論理和回路

3,4,5,8...1 ピットシフトレジスタ

7 …ワード検出回路

8.9.10 … 論理ゲート

11 …ルート識別選択回路

12 … ブルアップ抵抗

F…フレーム同期ピツト

X…ルート歳別ピットの挿入位置


特許出版人 日本電気株式会社

代理人 弁理士 井 ノ 口 善

オ 3 🔟

		f	5	3	4	5	6	7	8	9
	DATA 1 A FAI	F	F	F	F	F	F	F	E	F
(1)	DATA2 € ₱1			I						
	DATA3条利	×			X			×		
		í	2	3	4	5	6	7	8	9
	DATAI系列	F	F	F	F	F	F	F	F	F
(11)	DATA 2 fixu					<u> </u>				
	DATA 3 新刊	×	[×	×	×	×	×	X	X	×
		1	2	3	4	5	6	7	8	9
	DATA 1 KM		Ī	匚			L.,			
(III)	DATA 2 fixed				I					
	DATA3条約	×	×	X	I					
		1	2	3	4	s	6	7	8	9
	DATA] ##J]	Ι		Г	×	
(\ <u>\</u> \	DATA 2 frag		Γ			1			×	
	DATA了系列		Ι				<u> </u>		×	


* 1 121



· 2 ·

トフトレジスタ 開 調用 まか	Д	В	С	0
7	0	0	0	1
2	1	0	0	0
3	0	1	0	0
4	1	0	1	0
5	1	1	0	1
6	1	7	1	0
7	1	Ī	7	1
8	0	1	1	1
9	0	0	1	1

* 4 13



л. 2 ыі

スイッチの	ルート値別信号出力					
スイッチの 庭状位置	(d) (b)		(8)			
1	0	0	0			
2	0	0	1			
3	0	1	0			
4	0	1	1			
5	1	0	0			
6	. 7	0	1			
7	1	1	0			
8	1	I	1			